Как работают сумматоры и какова его роль в цифровой электронике

Сумматоры - это комбинированные цифровые устройства, осуществляющие арифметическое (в противоположность логическому) сложение и вычитание чисел. Они облодают самостоятельными значениями и являются ядром схем при построение арифметико-логических устройств, реализующих несколько различных операций, являющихся частью всех процессоров.

Основными техническими параметрами сумматоров являются: аппаратная сложность и быстродействие и поэтому имеется огромное множество вариантов сумматоров, которые имеют разветвлённую и обширную классификацию. Выделяя главные моменты, остановимся лишь на некоторых из них.

1) одноразрядный сумматор
2) сумматор для последовательных операндов
3) для параллельных операндов с последовательным переносом
4) для параллельных операндов с параллельным переносом
5) с последовательным распространением переноса по це-почке замкнутых ключей
6) групповой структуры с цепным переносом
7) групповой структуры с параллельным межгрупповым переносом
8) с условным переносом
9) накапливающий сумматор

Кроме сумматоров можно реализовать вычитатели, но это почти никогда не используется, поскольку вычитание осуществляется методом сложения с использованием дополнительных или обратных кодов.

Сумматоры лекция

Полный вариант лекции "Сумматоры" из курса цифровой электроники в формате Word

Одноразрядный сумматор

Он имеет три входа (2 слагаемых и перенос из предыдущего разряда) и 2 выхода (суммы и переноса в следующий разряд). Схема одноразрядного сумматора представлена на рисунке ниже:

Схема построения одноразрядного сумматора
Последовательный сумматор

Используется для последовательных операндов содержит в своем внутреннем составе один одно-разрядный сумматор, обрабатывающий в порядке очереди разряд за разрядом, начиная с младшего. Сложив младшие разряды, одноразрядный сумматор вырабатывает общую сумму младшего разряда результата и перенос, который запоминается, но только на один такт. В следующем такте складываются вновь поступившие разряды слагаемых с переносом из младшего разряда и т. п.

Схема сумматора для последовательных операндо и  временная диаграмма

Сумматор для параллельных операндов с последовательным переносомвыглядит как цепочка одноразрядных, включенных последовательно по цепям переноса. Для схемы с одноразрядными сумматорами, вырабатывающими инверсии суммы и переноса, такая цепочка показана на рисунке ниже, так как функции суммы и переноса самодвойственны. Там, где в разряд сумматора должны поступать инверсные аргументы, в их линиях находятся инверторы, а там, где вырабатывается инверсная сумма, инвертор имеется в выходной цепи. Учтите, что инверторы не входят в цепи переноса передачи - они при этом не тормозят работу сумматора в целом.

Схема сумматора с последовательным переносом

Параллельный сумматор с параллельным переносом разработан специально для получения наилучшего быстродействия. Концепция к решению этой многоходовки требует некоторых пояснений. Дело в том, что рассматриваемые сумматоры представляют из себя комбинационные схемы, и вырабатываемые ими функции могут быть описаны в нормальных формах, например, в ДНФ, что приводит к двухъярусной реализации при наличии парафазных аргументов и к трёхъярусной при однофазных. Т.е, предельное быстродействие оценивается несколькими элементарными задержками. Однако реальные схемы таких пределов не способны достичь, т. к. построение сумматоров многоразрядных слов на основе нормальных форм дало на выходе громоздкие схемы. Реальные схемы облодают модульнуой структурой, т. е. состоят из подсхем (разрядных схем), что сильно упрощает их, но не даёт максимального быстродействия.

Структура сумматора с параллельным переносом

Сумматор с передачей сигнала переноса по цепочке замкнутых ключей. Среди компромиссных вариантов существующих сумматоров, занимающих промежуточное положение между последовательным и параллельным переносами, имеется оригинальный вариант, который в первом математическом приближении оценивается как обладающий простотой сумматора с последовательным переносом при быстродействии, почти как у сумматора с параллельным переносом.

Предложенный метод предусматривает разделение задачи вычисления сигналов переноса в две операции. В первой части для всех разрядов (параллельно во времени) задаются условия вычисления переносов, а во второй части идет простая передача информации по образованной части цепи.

Сумматор с условным переносом - давно известная структура, которая чуть раньше не нашла широкого использования, но сейчас возродилась в новейших СБИС программируемой логики. Эта структура улучшает быстродействие при последовательном переносе. В СБИС, начиная с семейства микросборок FLEX 8000 фирмы Altera, была реализована цепь последовательных переносов с очень низкими задержками (около 1 нс на разряд, чуть позже задержка переноса была уменьшена до 0,2 нс на разряд). Это возродило уже изрядно упавший интерес к структурам с последовательным переносом и к методам улучшения их быстродействия.

Накапливающий сумматор обычно представляет собою сочетание комбинационного сумматора и регистра